1) 本科或研究生學(xué)歷,電子、通信、計(jì)算機(jī)、自動(dòng)化類相關(guān)專業(yè); 2) 具備以下專業(yè)知識(shí)/技能: a) Verilog、VHDL或SystemVerilog等一種及以上HDL語言; b) 同步邏輯設(shè)計(jì)方法,掌握異步信號處理方法; c) 時(shí)序約束、分析及設(shè)計(jì); d) 仿真驗(yàn)證的基本思想及方法。 3) 學(xué)習(xí)能力強(qiáng),良好的溝通能力和團(tuán)隊(duì)協(xié)作精神,心態(tài)積極,性格開朗。